第1章

汎用フラッシュ・メモリを利用できる コンフィグレーション制御回路を作る

FPGAのコンフィグレーション 基礎知識《Altera編》

L島 秀降

ここでは、米国 Altera 社の FPGA のうち、主に Cyclone III におけるコンフィグレーションについて解説する。まず、コンフィグレーションの基本的な方法について説明する。次に、汎用フラッシュ・メモリをコンフィグレーション ROM として用いることのできるコンフィグレーション制御回路を、CPLDを利用して設計する。

FPGA(Field Programmable Gate Array)を使用する際に誰もが最初にやるべきことが, コンフィグレーション (Configuration)^{注1}です.

FPGA というデバイスには,なぜコンフィグレーションが必要なのでしょうか.それは,FPGA がSRAMのプロセスを使用して作られているからです.SRAM は電源が入っている時は内容を覚えていますが,電源が切れると内容も消えます.FPGA には回路情報を覚えておくメモリが存在します.コンフィグレーションは,この回路情報を覚えておくメモリにデータを書き込む(回路情報を書き込む)ことをいいます.

米国 Altera 社の FPGA においては、コンフィグレーションに複数の方法があります.本稿では、まず、コンフィグレーションの基本的な方法について説明します.また、リモート・リコンフィグレーションやリモート・アップデートを行えるコンフィグレーション制御回路を設計します.この回路では、コンフィグレーション・データを格納する

注1: コンフィグレーションは, FPGA の内部で回路情報を記憶する SRAM ベースのメモリ・セルにデータを書き込むこと. これに対し, フラッシュ・メモリや EEPROM などの不揮発性メモリにデータを書き込むことをプログラミングという.

メモリとして, CFI(Common Flash Interface)を備える 汎用フラッシュ・メモリを使用します。

1. コンフィグレーションの基本を理解 する

まず,米国 Altera 社の FPGA では,コンフィグレーションには,複数の方式あります(表1).よく使われている順に示すと,次のようになります.

- JTAG(Joint Test Action Group)
- パッシブ・シリアル(PS: Passive Serial)
- アクティブ・シリアル(AS: Active Serial)
- アクティブ・パラレル(AP: Active Parallel)
- ●ファースト・パッシブ・パラレル(FPP: Fast Passive Parallel)

以下では,それぞれの方式の意図する目的などについて 説明し,具体的な方法を示します.

JTAG

Altera 社の FPGA にはJTAG ポートがあり, JTAG ポートを使ってコンフィグレーションが可能です. コンフィグレーションのための回路を図1に示します.

JTAGポートは, Altera 社のすべての FPGA で必ず使えるようにしておいてください. JTAG が使えない基板を設計してしまうと, きっと後悔することになります.

JTAGの本来の用途は,バウンダリ・スキャン・テストです.従って,JTAGポートを備えておけば,基板の



FPGA, Cyclone , コンフィグレーション, JTAG, パッシブ・シリアル, アクティブ・シリアル, アクティブ・パラレル, ファースト・パッシブ・シリアル, CFI フラッシュ・メモリ, MAX , Nios

FPGAを動かすための 基礎知識



表1 コンフィグレーション方式

コンフィグレーション・モード	コンフィグレーション方法	復元	リモート・ システム・ アップグレ ード	モード設定				コンフィグレー ション電圧
				MSEL3	MSEL2	MSEL1	MSEL0	
アクティブ・シリアル・ファースト (AS ファーストPOR)	シリアル・コンフィグ レーション ROM			1	1	0	1	3.3V
アクティブ・シリアル・スタンダード (AS スタンダードPOR)	シリアル・コンフィグ レーション ROM			0	0	1	0	3.3V
アクティブ・パラレル× 16 ファースト	フラッシュ・メモリ	-		0	1	0	1	3.3V
(AP ファーストPOR)	(Intel 社の特定品種)	-		0	1	1	0	1.8V
アクティブ・パラレル× 16 (AP スタンダードPOR)	フラッシュ・メモリ (Intel 社の特定品種)	-		0	1	1	1	3.3V
		-		1	0	1	1	3.0V/2.5V
		-		1	0	0	0	1.8V
パッシブ・シリアル・ファースト (PS ファーストPOR)	MAX やマイクロプロセ ッサとフラッシュ・メモリ		-	1	1	0	0	3.3V/2.5V
	ダウンロード・ケーブル							
パッシブ・シリアル・スタンダード (PS スタンダードPOR)	MAX やマイクロプロセ ッサとフラッシュ・メモリ		-	0	0	0	0	3.3V/2.5V
	ダウンロード・ケーブル							
ファースト・パッシブ・パラレル・	MAX やマイクロプロセ	-	-	1	1	1	0	3.3V/2.5V
ファースト (FPP ファーストPOR)	ッサとフラッシュ・メモリ	-	-	1	1	1	1	1.8V/1.5V
JTAG ベース	MAX やマイクロプロセッサとフラッシュ・メモリ	-	-	JTAG以	-			
	ダウンロード・ケーブル	-	-					




図1 JTAG 方式の接続方法 JTAGポートは,すべて のFPGAで使えるよう にしておくことを推奨.

チェックに使用できます.デバッグ時に,米国 Tektronix 社や米国 Agilent Technologies 社のロジック・アナライザを使用する場合でも,ロジック・アナライザ・インターフェース(LAI)としてJTAGを使用します.Altera 社のオンチップ・ロジック・アナライザ機能である Signal Tapを使う際にも必要です.このほか,ソフト・マクロのCPUコアである Nios を活用する場合も利用します.

ときどき, JTAG インターフェースのない FPGA ボード を目にすることがありますが, デバッグで困らないのかと 心配になります. コネクタの実装スペースがない場合など

では,変換ケーブルを使うようにしても構わないので, JTAGポートは必ず使えるようにしておきましょう.

● パッシブ・シリアル

パッシブ・シリアル方式は、JTAGポートを使用しない (できない)時に、ホスト・パソコンから、FPGAを直接コンフィグレーションする場合に使用するモードです。また、Cyclone とCyclone 、Cyclone のピン数の少ないパッケージの品種(表2)でリモート・リコンフィグレーションやリモート・アップデートを行う場合や、外部のCPUや

CPLD(Complex Programmable Logic Device)を使って コンフィグレーションする場合に使用します. コンフィグ レーションのための回路を図2に示します.

Cyclone のうち324ピン以上のパッケージの品種では, この方法を使わなくても,アクティブ・パラレルやファースト・パッシブ・パラレルがサポートされているので,そ ちらのモードの利用をお勧めします.

● アクティブ・シリアル

アクティブ・シリアル方式は,専用シリアル・コンフィグレーションROMを使用する際の最も基本的なモードです.

接続が一番簡単で,ユーザI/Oピンも消費しません.できるだけ多くのI/Oピンを使用したI(コンフィグレーションに必要なピン数を減らしたII)場合に,このモードを選択します.実装面積的にも一番有利です.

Altera 社の FPGA のうち, Cyclone シリーズと Stratix シリーズ, Arria GX で使用できます.

使用可能なコンフィグレーション ROM は, Altera 社の FPCS1/4/16/64/128 です。

表2 Cyclone でサポートされるコンフィグレーション方式

	パッケージ									
型名	E144	Q240 /U256	F256 /U484	F324	F484 /U484	F780				
EP3C5	AS, PS, JTAG	-	AS,	-	-	-				
EP3C10		-	PS,	-	-	-				
EP3C16		AS, PS,	FPP,	-		-				
EP3C25	017.0	FPP,	JTAG		-	-				
EP3C40	-	JTAG	-							
EP3C55	-	-	-	-						
EP3C80	-	-	-	-						
EP3C120	-	-	-	-						

アクティブ・シリアルは すべての方式(AS,AP,サポートされていない PS,FPP,JTAG)が サポートされている




図2 パッシブ・シリアル方式の接続方法

Cyclone におけるアクティブ・シリアル方式のコンフィグレーション回路を図3に示します.

Cyclone/Cyclone /Cyclone では,専用シリアル・コンフィグレーション ROM へJTAG を使ってプログラム可能です.従って,アクティブ・シリアル用のヘッダ・ピンを用意しなくても構いません.

このモードでは, リモート・リコンフィグレーションや リモート・アップデートは使えません.

■ アクティブ・パラレル

アクティブ・パラレル方式は、Cyclone のうち324ピン以上のパッケージの品種でのみ可能になった新しいモードです。

汎用 CFI フラッシュ・メモリ(Intel 社の P30/P33 を推奨)を使用して,リモート・リコンフィグレーションやリモート・アップデートを実現できます.

アクティブ・パラレル方式によるコンフィグレーション 回路を図4に示します.

● ファースト・パッシブ・パラレル

ファースト・パッシブ・パラレル方式は, StratixやStartix , Stratix GX, Arria GX系とCyclone の多ピン・パッケージで可能なモードです.

いずれも外部にコンフィグレーション制御回路が必要になります.このモードでもリモート・リコンフィグレーションやリモート・アップデートを実現できます.

ファースト・パッシブ・パラレル方式によるコンフィグ レーション回路を図5に示します.




図3 アクティブ・シリアル方式の接続方法

特集2

FPGAを動かすための 基礎知識



● 複数の FPGA をコンフィグレーションする

複数の FPGA をコンフィグレーションする場合の回路を 図6に示します.

シリアルまたはパラレルのコンフィグレーション方式の チェーンと , JTAG のチェーンを一致させてください . すなわち , nCE nCEO nCE …のチェーンと TDI TDO TDI …のチェーンが一致するようにします .

FPGA によって I/O(コンフィグレーション・ピンや JTAG)の電源が変わる場合があるので注意が必要です.また ,異なる V_{ccio} 電圧の FPGA をチェーンする場合は , V_{ob}/V_{ib} , V_{ol}/V_{ib} の関係を考慮して接続してください.

2. CPLD によるコンフィグレーション 制御回路の設計

ここでは、CFI フラッシュ・メモリを使用して、複数のコンフィグレーション・データを切り替えられるシステムを設計する方法について説明します、コンフィグレーション制




図4 アクティブ・パラレル方式の接続方法

御回路には, CPLD(Altera 社の MAX)を使用します.

● 二つのコンフィグレーション・データを切り替える

リモート・アップデートを行うシステムでは,アップデート・データに不具合が見つかった場合,初期状態に戻す機能が必要です.そこで,一つはセーフ・モードのコンフィグレーション・データとして保持し続け,もう一方の領域のデータをアップデート・データとして変更するような使い方をします.

そこで,フラッシュ・メモリに二つのコンフィグレーション・データを持たせることにします(**図**7). CFIフラッシュ・メモリとして,米国Intel社のデータ幅が8ビットまたは16ビットの品種を想定します.

● FPGA によって使用するモードが変わる

ターゲットとする FPGA の種類(パッケージにもよる)によって,パッシブ・シリアル方式か,ファースト・パッシブ・パラレル方式のいずれかを選択します.

Cyclone/Cyclone /Cyclone のピン数が少ないパッケージの品種では、パッシブ・シリアル・モードを使用す




図5 ファースト・パッシブ・パラレルの接続方法

コラム 提供するプロジェクトについて

今回設計したコンフィグレーション制御回路の Verilog HDL ソース・コードと、MAX 向けプロジェクトは、本誌 Web サイト (http://www.cqpub.co.jp/dwm/) からダウンロードできます。この回路は、あるボード向けの設計が元になっています。その後、いくつかの改定をしました。そのため、テストベンチはどちらかと言うと可読性はあまり良くありません。しかしシミュレーションで


抑えるところは一応抑えたつもりです.

コンフィグレーション制御回路のクロックは,MAX 内蔵の発振回路を使用しています.ただし,元になった設計では33MHzの発振器からのクロックをソースにしていました.parameterで定義しているタイミング・パラメータを変更すれば,周波数を変更できます.


る必要があります. Cyclone のうち324ピン以上のパッケージの品種では,アクティブ・パラレル方式とファースト・パッシブ・パラレル方式のいずれも使用できます. Stratix/Stratix /Arria GX/Stratix は,ファース

ト・パッシブ・パラレル方式を使用します.

今回は FPGA として Cyclone (EP2C35 または EP2C50)を使用するものと想定します.



(a) JTAG方式



(b) アクティブ・パラレル方式

図6 複数のFPGA をコンフィグレーションする接続方法

シリアルまたはパラレルのコンフィグレーション方式のチェーンと, JTAG のチェーンを一致させる. すなわち, nCE nCEO nCE ...のチェーンとTDI TDO TDI ...のチェーンを合わせる.

特集2

FPGAを動かすための 基礎知識



● コンフィグレーション制御回路の設計

CPLDを使った PS モード用コンフィグレーション制御 回路の例を**図**8 に示します,使用するフラッシュ・メモリ の容量により,アドレス・バスの本数が変わります.フラッシュ・メモリは,バイト・モードで使用しているので,DQ15 はアドレス線 A-1 になります.

CPLD に実装する機能の Verilog HDL 記述を**リスト**1 に示します.

設計したコンフィグレーション制御回路は,コンフィグレーションを行うときにのみフラッシュ・メモリをアクセスします(p.69のコラム「CFIフラッシュ・メモリへのコンフィグレーション・データの書き込み」を参照).つまり,CPLDがフラッシュ・メモリにアクセスしている時は,FPGAはコンフィグレーション中なので,FPGA側のI/Oピンはすべてトライステート状態になります.




図7 フラッシュ・メモリに二つのコンフィグレーション・ データを持たせる

例えばリモート・アップデートを行うシステムでは,アップデート・データに不具合が見つかった場合に初期状態に戻す機能が必要である.そこで,一つはセーフ・モードのコンフィグレーション・データとして保持し続け,もう一方の領域のデータをアップデート・データとして変更するような使い方をする.

コラム CFI フラッシュ・メモリへのコンフィグレーション・データの書き込み


パッシブ・シリアル・モードとファースト・パッシブ・パラレル・モードを使用する場合, CFI フラッシュ・メモリへのコンフィグレーション・データの書き込み機能はありません. PFL(Parallel Flash Loader)というマクロを使用するか, Nios Flash Programmer を使用する必要があります.

PFL は, CPLD によりコンフィグレーション制御回路を構成する際に使用する IP コアです. Quartus に標準で付属します. ウィザー

ド形式(MegaWizard Plug-In Manager)で機能を設定するので,ある程度の自由度はありますが,それなりに制限もあります(**図**A-1). フラッシュ・メモリの書き込みができる点は便利です.PFLを MAX に組み込む場合は,EPM570以上の規模が必要になります.コンフィグレーション制御機能だけであればEPM240を利用できます.


Nios Flash Programmer は、ソフト・マクロの CPU「Nios 」 の開発ツールである Nios IDE からフラッシュ・メモリの書き込みを行うためのツールです(**図**A-2). 従って、この方法は、Nios を組み込んだ設計に向いています.

Nios を組み込まないのであれば, PFLを使用する方が無難です.
Nios を組み込む場合はNios Flash Programmerを使い, Niosを使わない場合はPFLを使うことをお勧めします.



図A-1 PFL **のウィザード画面**

CPLDによりコンフィグレーション制御回路を構成する際に使用するIPコアである。



☑ A-2 Nios Flash Programmer

ソフト・マクロの CPU 「Nios」の開発ツールである Nios IDE からフラッシュ・メモリの書き込みを行うためのツールを使って,フラッシュ・メモリにデータを書き込む.




图 8 CFI フラッシュ・メモリ対応 PS モード用コンフィグレーション制御回路

FPGAを動かすための 基礎知識



リスト1 コンフィグレーション制御回路のVerilog HDL 記述

```
module monterey_maxii_ps (
  // Interface to Spantion S29GL512N11 Flash-Memory
  inout [23:0] FL A,
  inout [7:0] FL_DQ,
  inout
             FL_Am1,
  inout
             FL_CEn,
  inout
             FL_OEn,
  inout
             FL WEn,
  inout
             FL_RY_BYn,
  inout
             FL_RESETn,
  inout
             FL WPn ACC
  // Interface to EP2C35F672 configration port
            C conf done,
 input
             C nStatus.
             C_reConfigREQn,
 output
             C FL DQ0,
             C_nConfig,
             C DCLK,
 input
             C init done,
  output [1:0] C_msel,
  // interface to LED
  output
             LED_R, LED_G, LED_B,
          LED_R, LED_G, LED_B,
LED_R_Out, LED_G_Out, LED_B_Out,
  output
  output
               SW_5_LED, mx_resetn_LED, p_sw_led,
  // for debug
 output
             p_sw_state1, sw5_state1,
  // General signals
 input
             sys clk 33m,
             p sw, sw5,
             mx resetn
);
  // div_cnt = 1/16
  parameter div_width = 4,
           parameter cyclone_ii_cd2um = 300; // conf_done to init_done clock cyclone
 `define chat width 10
  parameter start = 3'h0,
            wait_C_nConfig_40us = 3'h1, wait_reconfg_40us = 3'h2,
           status = 3'h3, wait_41us = 3'h4,
config_busy = 3'h5, init = 3'h6,
           done = 3 h7;
 reg [2:0] conf_state;
 reg [7:0] data_reg;
 reg
           data state:
// p_sw and sw5 Chattering removal circuit
 reg [`chat_width-1:0] sw_cnt;
 reg [7:0] p_sw_shift, sw5_shift;
reg [3:0] div_cnt;
  reg
       cnt_clr;
           C_DCLK_r;
 reg
// reg [1:0] C_DCLK_state;
 reg [10:0] wait_cnt;
           power_on_state;
  reg [1:0] fm_reconfig_reg;
  reg
           fm_reconfig_puls;
  wire
           data_ready;
  req
           address_up_enb;
 reg [1:0] sw5_st_shift;
  function [2:0] led disp;
 // case ({FL A h, conf state })
 casex ( {p_sw_state ,conf_state})
     {1'b0,start} : led_disp = 'b001;
{1'b0,wait_C_nConfig_40us} : led_disp = 'b001;
     {1'b0,start}
                                : led_disp = 'b001;
      {1'b0,wait_reconfg_40us}
      {1'b0,status}
                                 : led_disp = 'b001;
      {1'b0, wait_41us}
                                 : led_disp = 'b001;
      {1'b0,config_busy}
                                : led_disp = 'b110;
                                 : led_disp = 'b110;
      \{1'b0,init\}
      {1'b0,done}
                                 : led_disp = 'b011;
     \{1'b1, start\}
                                 : led_disp = 'b100;
      {1'b1,wait_C_nConfig_40us}
                                : led_disp = 'b100;
: led_disp = 'b100;
     {1'b1,wait_reconfg_40us}
```

リスト1 コンフィグレーション制御回路のVerilog HDL 記述(つづき)

```
: led disp = 'b100:
      {1'b1.status}
                                  : led_disp = 'b100;
      {1'b1, wait_41us}
                                 : led_disp = 'b011;
      {1'b1,config_busy}
                                  : led_disp = 'b011;
      {1'b1.init}
                                  : led disp = 'b110;
     {1'b1.done}
     default
                                  : led disp = 'b000;
   endcase
     endfunction
   wire sw carry = ( sw cnt == `chat width'hffffff );
   wire enb p sw
                       = ( (conf state == done ));
   wire conf_state_busy = (
                              ( conf_state == status )
                           || ( conf_state == wait_41us )
                            | ( conf_state == config_busy )
                            | ( conf_state == init ) );
   wire p sw pos
                  = ( p_sw_shift == 8'b11111111) && enb_p_sw;
   wire sw5_pulse = ( sw5_st_shift == 2'b10 );
wire [24:0] FL_A_w = ( ~p_sw_state ) ? { 4'h8, FL_A_1 } : { 4'hc, FL_A_1 };
assign { FL_A, FL_Am1 } = ( conf_state_busy ) ? FL_A_w : 'hzzzzzzzz;
   wire [24:0] FL_A_w
   assign { LED R, LED G, LED B } = led disp ( p sw state ,conf state);
   assign { LED_R_Out, LED_G_Out, LED_B_Out } = { ~LED_R, ~LED_G, ~LED_B };
   assign FL WEn
                  = 'bz;
   assign FL_OEn = ( conf_state == wait_41us )
                       || ( conf state == config busy )) ? 'b0 : 'bz;
   assign FL_WPn_ACC = 'b1;
   assign C_msel = 'b01; // set PS configration mode
                    = 'hzz;
   assign FL DO
                    = ( (conf state == wait 41us)
   assign C_FL_DQ0
                       || ( conf_state == config_busy )
                     || ( conf_state == conrig_way ,
|| ( conf_state == init ) ) ? data_reg[0] : 'bz;
   assign SW 5 LED =
                      sw5_state;
   assign mx_resetn_LED =
                          ~mx resetn:
   assign p_sw_led = p_sw_state;
   assign C_nConfig = ( (conf_state == start )
                       || ( conf_state == wait_C_nConfig_40us )
                                                   | ( conf_state == wait_reconfg_40us )) ? 'b0 : 'bz;
   assign FL_CEn = ( ( conf_state == wait_41us )
                       || ( conf_state == config_busy )) ? 'b0 : 'bz;
   wire C_DCLK_sig = (
                          ( conf_state == config_busy )
                       assign C DCLK
                          ( conf_state == wait_41us )
                        || ( conf_state == config_busy )
                       || ( conf_state == init ) ) ? C_DCLK_sig : 'bz;
                       ( (( conf_state == config_busy ) && ( div_cnt == 'hf ))
|| (( conf_state == wait_41us ) && ( wait_cnt == ( delay_40us - 'h01 ))));
   assign data_ready = (
   assign p_sw_state1 = p_sw_state;
   assign sw5_state1 = sw5_state;
always @ ( posedge sys_clk_33m or negedge mx_resetn )
 if ( ~mx resetn )
                    div cnt <= 'h0:
  else if ( conf_state == config_busy )
                      div_cnt <= div_cnt + 'h1;
                      div_cnt <= 'h0;
always @ ( posedge sys_clk_33m or negedge mx_resetn )
  if ( ~mx_resetn )
                      C_DCLK_r <= 'b0;
  else if ( ( conf_state == config_busy )
         || ( conf_state == init ) )
                      C_DCLK_r <= ~C_DCLK_r;</pre>
                      C_DCLK_r <= 'b0;
      else
always @ ( posedge {\tt sys\_clk\_33m} or negedge {\tt mx\_resetn} )
 if ( ~mx_resetn )
                      address_up_enb <= 'b0;
  else if ( conf_state == config_busy )
                      address_up_enb <= ( div_cnt == 'h1 );
                      address_up_enb <= 'b0;
  else
always @ ( posedge sys clk 33m or negedge mx resetn )
```

FPGAを動かすための 基礎知識



```
FT, A 1 <= 'h0:
 if ( ~mx resetn )
 else if ( ~cnt_clr ) FL_A_1 <= 'h0;</pre>
 else if ( address_up_enb )
                      FL A l <= FL A l + 'h1;
always @ ( posedge sys_clk_33m or negedge mx resetn )
 if ( ~mx_resetn ) begin
                      data state <= 'b0; data reg <= 'b0; end
 else case ( data state )
        'b0 : if ( conf_state == wait_41us ) begin
                     data reg <= FL DQ; end
                else if ( conf_state == config_busy ) begin
                      data_state <= 'b1;
                      data reg <= FL DQ; end
        'b1 : if ( data_ready )
                     data reg <= FL DQ;
                else if ( conf_state == init )
                     data_state <= 'b0;
        default : begin
                     data_state <= 'b0;
                     data_reg <= 'b0; end
       endcase
always @ ( posedge sys clk 33m or negedge mx resetn )
 always @ ( posedge sys_clk_33m or negedge mx_resetn )
 if ( ~mx_resetn ) fm_reconfig_puls <= 'b0;</pre>
                  fm_reconfig_puls <= ( fm_reconfig_reg[1:0] == 'b10 );</pre>
   always @ ( posedge sys_clk_33m or negedge mx_resetn )
       if ( ~mx_resetn ) begin
                     conf_state <= start;
                              power_on_state <= 'b0;
                              cnt_clr <= 'b0;
                      wait cnt <= 'h0; end
       else
           case ( conf_state )
                                                                〈電源投入時にコンフィグレーションを始めたい場合は有効)
                                       // start state
              start : begin
                     conf_state <= wait_C_nConfig_40us;</pre>
//
                                                                「電源投入時にコンフィグレーションを始めたい場合はコメント
                     conf state <= done;
                       //
                                                                電源投入時にコンフィグレーションを始めたい場合は有効
                      power_on_state <= 'b1; -
                             cnt_clr <= 'b0;
                                                                〈電源投入時にコンフィグレーションを始めたい場合はコメント)
                      wait_cnt <= 'h0; end
               wait_C_nConfig_40us : begin // wait_C_nConfig_40us state
                                       // wait C_nConfig(40us) tCFG
                              cnt_clr <= 'b0;
                  if ( power_on_state && ( sw5_pulse || fm_reconfig_puls ) ) begin
                      conf_state <= wait_reconfg_40us;</pre>
                                   wait cnt
                                              <= 'h0: end
                  else if (( wait_cnt >= delay_40us ) && ~power_on_state) begin // wait 40us
                     conf_state <= status; power_on_state <= 'b1;</pre>
                      wait cnt <= 'h0; end
                  else begin
                      conf_state <= wait_C_nConfig_40us;</pre>
                      wait_cnt <= wait_cnt + 'h1; end</pre>
                       {\tt wait\_reconfg\_40us} \; : \; {\tt begin}
                                    cnt_clr <= 'b0;
                  if ( wait_cnt >= delay_40us ) begin // wait 40us
                      conf_state <= status;
                      wait_cnt <= 'h0; end
                  else begin
                      conf_state <= wait_reconfg_40us;</pre>
                      wait_cnt <= wait_cnt + 'h1; end</pre>
                  end
               status : begin
                                        // status state
                                        // wait C_nStatus state
                  if ( C nStatus )
                      conf_state <= wait_41us;</pre>
                                   cnt_clr <= 'b1;
                      wait_cnt <= 'h0; end
               wait 41us : begin
                                        // wait 41us state
                                        // wait 41us
```

```
cnt_clr <= 'b1;
                  if ( wait_cnt >= ( delay_40us )) begin
                      conf_state <= config_busy;</pre>
                                    cnt_clr <= 'b1;
                      wait cnt <= 'h0; end
                  else begin
                      conf_state <= wait_41us;
                      wait_cnt <= wait_cnt + 'h1; end</pre>
                                        // config_busy state
               config busy : begin
                                         // Confuguration state
                  if ( ~C nStatus )
                      conf state <= start:
                  else if ( C_conf_done )
                      conf state <= init;
                  else begin
                                    cnt clr <= 'b1; end
               init : begin
                                          // init state
                                         // Initialize state
                  wait_cnt <= 'h0;</pre>
                  if (~C nStatus ) begin
                      conf_state <= start;</pre>
                                    cnt_clr <= 'b0; end
                          else if ( C_init_done ) begin
                      conf_state <= done;</pre>
                                    cnt clr <= 'b0; end
                  else if ( wait_cnt >= cyclone_ii_cd2um )begin
                      conf state <= done;
                                    cnt clr <= 'b0; end
                  else begin
                      conf state <= init;
                      wait_cnt <= wait_cnt + 'h1; end</pre>
               done : if ( power_on_state && ( sw5_pulse || fm_reconfig_puls ) ) begin
                          conf_state <= wait_reconfg_40us;
                                    wait_cnt <= 'h0; end // done state
                      else begin
                          conf_state <= done;
                                        cnt_clr <= 'b0; end
              default : begin
                         conf_state <= start;</pre>
                                        cnt_clr <= 'b0; end
        endcase
// p sw and sw5 Chattering removal circuit
 always @ ( posedge {\tt sys\_clk\_33m} or negedge {\tt mx\_resetn} )
   if ( ~ mx_resetn ) sw_cnt <= `chat_width'h0;
else if ( sw_carry ) sw_cnt <= `chat_width'h0;</pre>
                      sw_cnt <= sw_cnt + `chat_width'h1;
 always @ ( posedge sys_clk_33m or negedge mx_resetn )
   if ( ~ mx_resetn )
                      p_sw_shift <=
   else if ( sw_carry && enb_p_sw )
                      p_sw_shift <= {p_sw_shift[6:0], ~p_sw };</pre>
  always @ ( posedge {\tt sys\_clk\_33m} or negedge {\tt mx\_resetn} )
   if ( ~ mx_resetn )
                      sw5 shift <= 'h0;
   else if ( sw_carry && enb_p_sw )
                      sw5_shift <= {sw5_shift[6:0], ~sw5 };
   reg [1:0] p_sw_ss_state;
  always @ ( posedge {\tt sys\_clk\_33m} or negedge {\tt mx\_resetn} )
   else case ( p sw ss state )
        2'b01 : if ( p_sw_neg && enb_p_sw ) p_sw_ss_state <= 2'b10;
        always @ ( posedge sys_clk_33m or negedge mx_resetn )
   else case ( p_sw_state )
        'b0 : if ( (p_sw_ss_state == 2'b01) && enb_p_sw ) p_sw_state <= 'b1;
        'b1 : if ( (p_sw_ss_state == 2'b11) && enb_p_sw ) p_sw_state <= 'b0;
        endcase
```

特集2

FPGAを動かすための 基礎知識



この回路では、二つのスイッチを使用します。コンフィグレーションを実行するスイッチ(MAX_resetn)と使用するコンフィグレーション・データを選択するスイッチ(MAX_P_SW)です。MAX_P_SWは、今回はコンフィグレーション・データ選択レジスタをトグルするようにしました。

スイッチとは別に,FPGAから再コンフィグレーションを要求するための信号(C_reConfigREQn)と使用するコンフィグレーション・データを選択する信号(.C_reConfig Sel(Max cyc add0))を設けています.

LED はデバッグ用です.

リスト1では、電源投入時はコンフィグレーションを行わず、ReConfigReq_swまたはC_reConfigReqnの入力により開始する設計にしています。これは、最初はフラッシュ・メモリにコンフィグレーション・データを書き込む前にコンフィグレーションを実行しないようにするための処置です。電源投入時に自動的にコンフィグレーションを開始させたいときには、リスト1のコメントを参照し

て修正します.

FPGA 開発ツールの Quartus では , init_done を使用するように設定する必要があります .

参考・引用*文献

- (1) Cyclone III デバイス・ハンドブック Volume 1, Altera, 2007 年9月.
- (2) Configuration Handbook, Altera, 2007年9月.
- (3) Using the Serial FlashLoader with the Quartus Software, Application Note 370, Altera, 2006年7月.

うえしま・ひでたか (株)アルティマ

<筆者プロフィール> -

上島秀隆 . システムハウスでディジタル回路設計を覚え , その後 CPLD を扱う半導体商社でFAE として従事 . アルティマには 1994 年に入社 . 大阪営業所所属のFAE として現在も活躍中 . 最近は組み込みプロセッサのスペシャリストとして活躍するとと もに東京・大阪のセミナ講師を精力的にこなす主席技師 .

FPGAにおける設計技術セミナー&展示金 mod FPGAカンファレシス 2007

本誌筆者による公演のご案内

6都市で開催される「FPGAカンファレンス」(主催: FPGAソーシアム)において,本誌筆者によるFPGA活用に関する講演が開催されます.参加は無料です.

9月14日(金) 東京FPGAカンファレンス キャンパン・ノドーション センター

10**月**12**日(金)** 仙台FPGAカンファレンス 仙台市情報産業プラザ

10**月**19**日(金)** 札幌FPGAカンファレンス ASTYホール (ASTY45ビル4階) 11月7日(水)名古屋FPGAカンファレンス 名古屋市中小企業振興会館 (吹上ホール会議室)

11**月**30**日(金)** なにわFPGAカンファレンス 梅田センタービル

12**月**7**日(金)** 博多FPGAカンファレンス アクロス福岡

詳細は http://www.fpga.or.jp/

─「マルチプロセッサ・システムにおけるFPGA活用事例」~市販マイコンからソフトコアCPUまで~

(東京計器工業 浅井 剛氏)-

近年益々高度化・複雑化する組み込み機器において、マルチプロセッサを採用するケースが増えている.しかしシステム構成の複雑化に伴い、開発の長期化や出荷後の不具合発生などの問題が発生している.本講演では、市販マイコンからソフト・コアCPUまで幅広い事例を元に、マルチプロセッサ・システムでFPGAの柔軟性をどの様に活用していけばよいかを紹介する.